▣ 강좌명: (초급)FPGA를 이용한 디지털 회로설계

▣ 강사: 김효섭 교수

▣ 강의일시: 26. 7. 24(금) ~ 26. 7. 29(수), 10:00~16:00 (※ 점심시간 1시간 포함, 주말 제외)

▣ 교육장소 및 정원: 숭실대학교 형남공학관 312호, 정원 20명(※ 변동될 수 있음)

▣ 교육대상: 대학 재학생

▣ 접수 및 합격자발표
- 접수기간: 26. 6. 26(금) ~ 26. 7. 7(화) 
- 합격자발표: 26. 7. 9(목) / ※ 개별 이메일로 전달 예정

▣ 강의목표: Verilog-HDL과 Vivado를 활용하여 디지털 회로를 설계·시뮬레이션·합성하고, FPGA 보드에 구현하여 실제 동작을 검증한다. 7-Segment, UltraSonic 센서, 카메라 제어뿐만 아니라, Python과 Verilog를 연동한 OLED 메모리 맵핑 및 이미지 출력 실습을 통해 하드웨어/소프트웨어 통합 설계(Co-design) 역량을 기른다. 최종적으로 센서와 디스플레이를 융합한 제어 프로젝트를 수행하여 설계한 논리 구조가 실제 하드웨어로 구현되는 과정을 확인한다.

▣ 강의개요

- Arty S7-25 보드를 이용한 FPGA 설계

- H/W 설계, 시뮬레이션, 논리합성, FPGA 실습

 · 7-Segment 시계(분/초) 설계 및 구현

 · UltraSonic 센서를 이용한 거리 측정 설계 및 구현

 · Python 전처리를 활용한 OLED 디스플레이 메모리 제어 및 사진 출력

 · OV2640 카메라와 OLED를 이용한 실시간 영상 입력 및 디스플레이 구현

 · FPGA Block RAM(BRAM) 기반 Frame Buffer 및 영상 다운샘플링 구조 실습

 · 실시간 컬러/흑백 영상 처리 실습

- 프로젝트 과제

  · 초음파 센서의 거리 데이터와 연동된 다중 이미지 전환(스마트 디스플레이) 제어 시스템 설계

  · 카메라 입력 기반 실시간 영상처리 기능 확장 및 응용

▣ 선수수강조건: Verilog-HDL 코딩, 디지털논리회로

▣ 주요사항

- 대면 강의 원칙

- 강좌별 신청 인원 10명 미만 시 폐강될 수 있음

- 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건)