[POLARIS] 2025학년도 하계 단기강좌 5 | SoC반도체 칩 파워와 칩 사이즈 산출 방법 (~7/29까지)

 | 2025 POLARIS 하계 단기강좌 

▣ 강좌명: SoC반도체 칩 파워와 칩 사이즈 산출 방법

▣ 강사: 김성식 교수

▣ 강의일시: 25. 8. 5. (화) ~ 25. 8. 8. (금), 10:00~17:00

▣ 교육장소 및 정원: 형남공학관312호,  약 25명 (예상)

▣ 강의목표: SOC 반도체 architecture을 토대로 설계 전 단계에서 예상 Chip size와 Power을 추출하는 방법론을 습득한다.

▣ 강의개요: 

  - 제품 Spec을 토대로 칩 사이즈 및 Power추출을 위한 분석 방법 습득

  - Chip Floor plan 이해 (Core Limit/PAD Limit, Frame work)

  - 칩 사이즈 및 Power추출을 위한 readiness 작성 습득

  - 설계 전 단계에서 칩 예상 사이즈 산출 및 최적화

  - 설계 전 단계에서 칩 예상 파워 산출 및 파워 최적화 분석

 

-

▣ 주요사항: 

  - 대면 강의 원칙

  - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음

  - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건)

 

▣ 접수 및 합격자발표:

  - 접수기간: 25. 7. 14. (월) ~ 25. 7. 29. (화)
  - 합격자발표: 25. 7. 31. (목) / ※ 개별 메일로 전달 예정

 신청하기 

---

---