POLARIS
LOC & LOS

공지/Tutorials

  2. LOC & LOS
  3. 경진대회
  4. 공지/Tutorials

[AI-SEMI] 전국 대학생 AI 반도체 회로 설계 경진 대회 기초설계교육(대면) 선정자 공고

2022-08-01l 조회수 2985
[전국 대학생 AI 반도체 회로 설계 경진 대회 기초설계교육(대면) 선정자 공고]

AI 반도체 회로 설계 경진대회 기초설계교육(대면) 선정자를 첨부파일과 같이 공고합니다.
첨부파일의 선정 차수 필수 확인하시고, 선정자에게는 선정 안내 메일이 발송되었으니 참고바랍니다.

▣ 기초설계교육(대면) 일정
   • 1차 : 8월08일 ~ 8월10일 (월화수) 10:00 ~ 17:00
   • 2차 : 8월11일 ~ 8월13일 (목금토) 10:00 ~ 17:00
   • 3차 : 8월17일 ~ 8월19일 (수목금) 10:00 ~ 17:00
   • 4차 : 8월22일 ~ 8월24일 (월화수) 10:00 ~ 17:00
   • 5차 : 8월25일 ~ 8월27일 (목금토) 10:00 ~ 17:00

▣ 기초설계교육(대면) 장소
   • 나인플러스아카데미 (www.openhardware.co.kr or www.npacademy.co.kr)
     서울시 금천구 디지털로121 에이스가산타워203/204호  **가산디지털단지역(1호선/수원행 or 7호선) 5번 출구 600m

▣ 기초설계교육(대면) 내용
   • 1일차 (10:00 ~ 17:00) 
   - IC-Chip Design Flow & IC Design Environment
   - Virtuoso 기본 기능 이해와 Setup
   - 새로운 프로젝트 생성 및 계층도면의 이해
    * nMOS, pMOS layout
    * NOT gate (Simulation option의 설정, Transient 해석/Bias Point 해석, DC해석)
 
  • 2일차 (10:00 ~ 17:00)
   - Cadence Schematic, Spectre Editor 실습
   - Cadence Virtuoso Layout Editor 실습
    * 2NAND gate
      Schematic, Layout, DRC, LVS
    * Differential Amplifier Design
      Schematic, Layout, DRC, LVS
      (Analog Circuits Simulation 이해)


  • 3일차 (10:00 ~ 17:00)
   - Cadence Schematic, Spectre Editor 실습
   - Cadence Virtuoso Layout Editor 실습
    * 2×1 Multiplexer 설계
      Schematic, Layout, DRC, LVS
      (Digital Circuits Simulation 이해)

▣ 교재 
 • 수강생 필요시 현장 구매 가능 (27,000/출판사)

▣문의
 • AIX Q&A 게시판 https://semicon.disu.ac.kr/LOCnLOS/AIX/QnA
 • 이메일 thgus0720@snu.ac.kr

 첨부파일 (2개)
목록