2025-12-08
2025학년도 숭실대 동계 단기강좌_SoC 설계 과정 3 | SoC 이해 및 FPGA를 이용한 SW & HW...
2025 POLARIS 동계 단기강좌 ▣ 강좌명: SoC 이해 및 FPGA를 이용한 SW & HW mixed block 설계(고급) ▣ 강사: 송인철 교수 ▣ 강의일시: 26. 2. 9. (월) ~ 26. 2. 13. (금), 10:00~15:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 조만식기념관 427호, 20명 내외 ▣ 교육대상: 대학 재학생 ▣ 강의목표: SoC 구조 및 구성 요소를 이해하고, SoC 구성 요소인 SW & HW mixed block을 직접 설계 및 검증한 후 FPGA B’d targeting 수행한다. ▣ 강의개요: 강의계획서 참조 ▣ 선수수강조건: - HDL(Verilog) 중급 이상 - C-language 초급 이상 - FPGA 설계 flow 관련 과목 수강 ▣ 주요사항: - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) ▣ 접수 및 합격자발표: - 접수기간: 25. 12. 8. (월) ~ 26. 1. 13.(화) - 합격자발표: 26. 1. 19. (월) / ※ 개별 메일로 전달 예정 신청하기 ...
2025-12-08
2025학년도 숭실대 동계 단기강좌_SoC 설계 과정 2 | FPGA를 이용한 SoC 설계(중급) (12/8...
2025 POLARIS 동계 단기강좌 ▣ 강좌명: FPGA를 이용한 SoC 설계(중급) ▣ 강사: 이찬호 교수 ▣ 강의일시: 26. 1. 26. (월) ~ 26. 1. 28. (수), 10:00~17:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 조만식기념관 427호, 20명 내외 ▣ 교육대상: 대학 재학생 ▣ 강의목표: FPGA 기반 SoC 설계의 핵심 이론 및 구현 방법 이해 ▣ 강의개요: 강의계획서 참조 ▣ 선수수강조건: - 필수: Verilog-HDL, 디지털시스템설계 ▣ 주요사항: - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) ▣ 접수 및 합격자발표: - 접수기간: 25. 12. 8. (월) ~ 26. 1. 4.(일) - 합격자발표: 26. 1. 9. (금) / ※ 개별 메일로 전달 예정 신청하기 ...
2025-12-08
2025학년도 숭실대 동계 단기강좌_SoC 설계 과정 1 | FPGA를 이용한 디지털 회로설계(초급) (12...
2025 POLARIS 동계 단기강좌 ▣ 강좌명: FPGA를 이용한 디지털 회로설계(초급) ▣ 강사: 김효섭 교수 ▣ 강의일시: 26. 1. 15. (목) ~ 26. 1. 19. (월), 10:00~16:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 조만식기념관 427호, 20명 내외 ▣ 교육대상: 대학 재학생 ▣ 강의목표: Verilog-HDL과 Vivado를 활용하여 디지털 회로를 설계·시뮬레이션·합성하고, FPGA 보드에 구현하여 실제 동작을 검증한다. Verilog 설계로 7-Segment, UltraSonic 센서, Stepper Motor등을 직접 제어하며, 센서 기반의 제어 프로젝트를 수행함으로써 내가 설계한 논리 구조가 실제 하드웨어 동작으로 연결되는 과정을 확인한다. ▣ 강의개요: 강의계획서 참조 ▣ 선수수강조건: - Verilog-HDL 코딩, 디지털 논리회로 ▣ 주요사항: - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) ▣ 접수 및 합격자발표: - 접수기간: 25. 12. 08. (월) ~ 25. 12. 21.(일) - 합격자발표: 25. 12. 26. (금) / ※ 개별 메일로 전달 예정 신청하기 ...
2025-12-08
2025학년도 숭실대 동계 단기강좌_칩 설계 과정 3 | Back-end 설계 (12/8 접수시작!)
2025 POLARIS 동계 단기강좌 ▣ 강좌명: Back-end 설계 ▣ 강사: 김성식 교수, 정윤혁 선임(나인플러스) ▣ 강의일시: 26. 1. 26. (월) ~ 26. 1. 30. (금), 10:00~17:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 형남공학관 313호, 20명 내외 ▣ 교육대상: 대학 재학생 ▣ 강의목표: SOC반도체 Back-end 설계 진행의 최적화 기법을 학습하고, Cadence사 innovus tool을 이용하여 Auto P&R Layout 진행 및 Auto PnR 이후 검증 및 분석 기법을 습득한다. ▣ 강의개요: 강의계획서 참조 ▣ 선수수강조건: 디지털논리회로 교과목 또는 Synthesis(합성) 단기강좌 이수자 ▣ 주요사항: - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) ▣ 접수 및 합격자발표: - 접수기간: 25. 12. 8. (월) ~ 26. 1. 4.(일) - 합격자발표: 26. 1. 9. (금) / ※ 개별 메일로 전달 예정 신청하기...